Vítejte, dnes je
pátek
19.
duben
2024
Odborný časopis a portál zaměřený na vývoj a výrobu elektroniky 
Nalézt problém na prototypové desce je docela nepříjemný nález, ale když je ten problém nalezen u nejnovějšího integrovaného obvodu, je to velmi špatné. Verifikace návrhů IO je věda samo o sobě a proto přišel Mentor Graphics koncem minulého roku se simulátorem Tessent DefectSim, který je určen pro analogové/AMS návrhy, ale také pro části digitálních obvodů, které nejsou kontrolovány pomocí scan testing.
DefectSim používá obvodové schéma a layout k tomu, aby mohl generovat simulované závady, jako jsou zkraty, rozpojení a extrémní variace procesu. Pravděpodobnost každé závady je kalkulována, přičemž je uživatel naváděn v DFT a ATE. Simulace SPICE je přitom časově výrazně zkrácena v porovnání se simulací každé možné vady.
Tessent DefectSim uspokojí vzrůstající požadavky na měření defektů pro IO určené pro automotive použití (Tier1 automotive suppliers).
Simulátor získal cenu Product of the Year 2016.
(mklauz) @dps-az.cz
