Vývoj - články

Manu Venkategowda, aplikační inženýr z firmy Microchip Technology Inc., vysvětluje, jak může konfigurovatelná logická buňka v rámci mikrokontroléru zjednodušit implementaci...

Při simulaci FPGA projektu, který zpracovává nějaký datový tok, může být v simulaci celého projektu výhodné mít příslušný datový proud uložen v...

V řadě průmyslových systémů, např. z oblasti testování a měření či automatizace budov, je běžné, že po osazení desky plošného spoje musíme naprogramovat procesor. Ať již to bude...

Úvod V předchozích příspěvcích [1] a [2] byl čtenář seznámen s obecnými vlastnostmi, výhodami a nevýhodami simulace číslicového obvodu na hradlové úrovni...

Úvod Při provádění simulací na hradlové úrovni je někdy třeba sestoupit i na nižší úrovně abstrakce a začít zkoumat popis návrhu vygenerovaný...

Programovací jazyk ABEL-HDL podobně jako jazyky VHDL, Verilog nebo System C slouží pro popis designu obvodů typů GAL, CPLD a některých malých FPGA obvodů. Jazyk ABEL, který ve svých...

Úvod Předchozí díly [1, 2] byly věnovány základům simulace řízené událostmi a bylo prezentováno několik užitečných triků a nebezpečných úskalí. Tento text...

Seriál přinesl souhrn základních informací o programovatelných logických obvodech, jejich vnitřních strukturách, použití, principech vývoje aplikací a...

Úvod Předchozí příspěvek [1] shrnul základní principy práce číslicového simulátoru, popsal úrovně abstrakce, na kterých se návrhář pohybuje a jejich...

Přirozeným popisem logických obvodů vycházejícím z historie je schéma zapojení. Takovýto popis neposkytuje příliš vysokou úroveň abstrakce a pro dnešní...